PATENT ABSTRACTS OF JAPAN

(11)Publication number:

06-061790

(43)Date of publication of application: 04.03.1994

(51)Int.CI. H03H 17/02 G10H 1/12 G10H 7/00

(21)Application number: 04-035423 (71)Applicant: YAMAHA CORP


(22)Date of filing: 21.02.1992 (72)Inventor: KUNIMOTO TOSHIFUMI

(54) DIGITAL FILTER

(57)Abstract:

PURPOSE: To eliminate the need for complicated function calculation and for provision a table storing in advance nonlinear functions by calculating a coefficient in nonlinear relation to a characteristic of the filter in a way of approximating to one polynomial or over

CONSTITUTION: An input signal of a filter DF1 is fed to one input terminal of an adder A, and an output signal of the adder A1 is fed to a multiplier input terminal of a multiplier M2 and a delay input terminal of a delay element Z-1. The output signal from the delay element Z-1 is given to the multiplier M1 in which a coefficient β is multiplied with the signal and the product is fed back to another input terminal of the adder A1. On the other hand, a signal fed to a multiplier input terminal of the multiplier M2 is multiplied with a coefficient a and the result of multiplication is outputted externally as an output signal of the digital filter. Thus, each coefficient of a



discrete transfer function of the digital filter, especially a coefficient including a nonlinear function term is approximated by one polynomial or more not including an exponential function and a trigonometric function.

LEGAL STATUS

[Date of request for examination]

26.09.1994

[Date of sending the examiner's decision of rejection]

15,10,1996

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平6-61790

(43)公開日 平成6年(1994)3月4日

(51)Int.Cl. ^s		識別記号	庁内整理番号	FI			技術表示	(箇所
H03H	17/02	L	7037—5 J					
G10H	1/12		86225H					
	7/00		8622-5H					
			8622-5H	G 1 0 H	7/ 00	521	S	

審査請求 未請求 請求項の数1(全 21 頁)


(21)出願番号	特願平4-35423	(71)出額人	000004075			
		İ	ヤマハ株式会社			
(22)出願日	平成 4年(1992) 2月21日	静岡県浜松市中沢町10番1号				
		(72)発明者	国本 利文			
	•		静岡県浜松市中沢町10番1号 ヤマハ株式			
			会社内			
		(74)代理人	弁理士 志賀 正武 (外2名)			

(54) 【発明の名称 】 ディジタルフィルタ

(57)【要約】

【目的】 複雑な関数計算を行う必要のない、また、予め非線形関数を格納したテーブルを用意しておく必要のないディジタルフィルタを提供すること。

【構成】 アナログフィルタの伝達関数を s - z 変換し、この変換された伝達関数の各係数を、特に非線形関数を含む係数を少なくとも一個以上の多項式にて近似する。この近似された伝達関数の係数 β を、所望のフィルタ特性に基づく情報 α から係数算出回路 2 0 が演算し、乗算器M の乗算係数として供給する。



【特許請求の範囲】

[請求項1] 所定のアナログフィルタの伝達関数と等 価な離散伝達関数を有し、この離散伝達関数の一部に非 線形関数が含まれるディジタルフィルタにおいて、

前記非線形関数は、指数関数および三角関数を含まない 一個以上の多項式によって近似されたことを特徴とする ディジタルフィルタ。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、例えば、電子楽器等 10 に用いて好適なディジタルフィルタに関する。

[0002]

【従来の技術】フィルタ特性(カットオフ周波数や、Q 値等)を変化させるような場合、アナログフィルタで は、各素子(CR等)の係数とフィルタ特性との関係が 比例関係にあるので、直感的にもわかりやすく、フィル タの設計が比較的容易である。一方、ディジタルフィル タでは、同時に変化させる係数が多く、またこれら係数 とフィルタ特性との関係も複雑なので、直感的にもわか った。

[0003] そとで、このような問題を解決するため に、従来より特開昭61-18212号公報に記載され ているようなディジタルフィルタが知られている。この ディジタルフィルタは、変化させるべき係数を少なく し、また、これら係数とフィルタ特性との関係を単純で 直感的に理解しやすくするものであった。

[0004]

【発明が解決しようとする課題】ところで、上述したデ ィジタルフィルタでは、係数が非線形関数(指数関数や 30 三角関数等)で関連付けられることが多い。この結果、 所望のフィルタの特性が与えられた場合に、複雑な関数 計算を行う必要がある。このような計算を簡単なハード ウェアあるいソフトウェアによって行うことは困難であ り、また仮に、行うことができるとしても、非常に長い 計算時間を必要とする。したがって、フィルタの特性を リアルタイムに制御させることができないという問題が あった。

【0005】そこで、非線形関数の計算結果を予め格納 したテーブルを用意しておき、このテーブルを介して係 40 数の算出を行うことが考えられる。この場合、非線形関 数の種類だけテーブルを用意しなければならず、乗算係 数を計算するための構成が非常に複雑になるという問題 が生じた。

【0006】この発明は上記問題に鑑みなされたもの *

$$Ha(s) = \frac{a}{s+a}$$

この伝達関数Ha(s)にs-z変換を施して、伝達関 数Ha(z)を求める。以下、このs-z変換に、標準 z変換および双線形変換を用いた場合の実施例について 50 (1次近似)

*で、その目的とするところは、ディジタルフィルタの伝 達関数に含まれる非線形な関係にある係数を、線形な関 係にある関数を用いて算出することによって、非線形関 数の複雑な計算を行う必要のない、あるいは、前述した ようなテーブルを用意しておく必要のないディジタルフ ィルタを提供することにある。

[0007]

【課題を解決するための手段】との発明は、上記課題を 解決するために、所定のアナログフィルタの伝達関数と 等価な離散伝達関数を有し、この離散伝達関数の一部に 非線形関数が含まれるディジタルフィルタにおいて、前 記非線形関数は、指数関数および三角関数を含まない一 個以上の多項式によって近似されたことを特徴としてい る。

[0008]

【作用】上述した構成によれば、ディジタルフィルタの 離散伝達関数の各係数、特に、非線形関数項を含む係数 は、指数関数および三角関数を含まない一個以上の多項 式によって近似される。との近似された各係数は、非線 りにくく、フィルタの設計も困難であるという問題があ 20 形関数の複雑な計算を行うことなく乗除算を用いて演算 することができるので、各係数の算出は簡単なハードウ ェアやソフトウェアによるCPUの計算等によって高速 に行うことができる。したがって、フィルタ特性に基づ くパラメータ情報を変化させても、この変化に追従させ て各係数を算出することができ、ディジタルフィルタの 特性をリアルタイムに制御させることが可能になる。

[00009]

【実施例】以下、この発明の各実施例について図面を参 照して説明する。とれらの実施例では、まず、アナログ フィルタの伝達関数をS-Z変換し、この変換された伝 達関数に含まれる非線形関数項を一個以上の多項式(線 形多項式)によって近似する。アナログフィルタには様 々な種類があり、また、s-z変換にも、標準z変換や 整合工変換等の様々な種類がある。さらに、近似の方法 にも、級数展開の近似や微分の差分近似等がある。つま り、これら組み合わせることにより、非常に多くの種類 が考えられる。そとで、s-z変換と近似方法との組み 合わせによるディジタルフィルタの構成について、いく つかの実施例を参照して説明する。

【0010】A:1次LPF

はじめに、簡単な1次LPF(ローパスフィルタ)に適 用した各実施例について説明する。周知のように、アナ ログフィルタを用いた1次LPFの伝達関数Ha(s) は、次式によって表すことができる。

-----(A1)

各々説明する。

【0011】A-1-1:標準z変換による1次LPF

まず、標準ェ変換を用いた第一実施例について説明す る。式(AI)に標準z変換を施して、zの伝達関数に変米

Ha (z) =
$$\frac{\alpha}{1 - e \times p \ (-\alpha) \ Z^{-1}}$$

となる。この式において、係数 α は α = 2π ・fc/Fsであり、fcはカットオフ周波数、Fsはサンプリン グ周波数を示す。

【0012】ところで、式(A2)により示される伝達関 数をIIRフィルタにて構成する場合には、前述のよう に、式 (A2) に含まれる指数関数 e x p (-α) の計算※10

$$e \times p \times = 1 + x + \frac{x^2}{2!} + \frac{x^3}{3!} + \dots + \frac{x^n}{n!} + \dots$$
 (A3)

このとき、xの値が十分小さいときには、式(A3)の1 次の項 (第2項) までを用いて近似することができる。★ $e \times p (x) = 1 + x$

と近似することができる。式(A2)におけるαが十分に 小さいとき、すなわち、カットオフ周波数fcがサンプ リング周波数Fsに対して無視できる程に小さいときに は、式 (A4) より、exp (- a) ≒ l - a と近似す☆

Ha (z) =
$$\frac{\alpha}{1 - (1 - \alpha) z^{-1}}$$

【0013】次に、式(A5)の伝達関数により示される ディジタルフィルタの構成について説明する。図1はと のディジタルフィルタの構成を示すブロック図である。 この図に示すように、この実施例は1次の直接型IIR のフィルタDF、と係数算出回路20、とから構成され る。フィルタDF、には、加算器A1と、乗算係数を各 αβ、αとする乗算器M₄、M₂と、サンプリング周波数 Fsの1周期分に等しい遅延時間を有する遅延素子2~1 とが設けられている。この遅延素子2-1には、例えば、 シフトレジスタが用いられる。とのフィルタDF1の伝 達関数は、 $\alpha/(1-\beta z^{-1})$ である。

【0014】フィルタDF1の入力信号は、加算器A1 の一方の入力端に供給され、さらに、加算器A、の出力 信号は乗算器M2の乗算入力端および遅延素子 2-1の遅 延入力端に供給される。遅延素子 2-1の出力信号は、乗 算器M』において係数βが乗算されて加算器A』の他方 の入力端に帰還される。一方、乗算器M。の乗算入力端 に供給された信号には、係数αが乗算され、との乗算結 果がディジタルフィルタの出力信号として外部出力され 40 る。

【0015】また、係数算出回路20、は係数αから係 数8を算出する。図2は、この係数算出回路20.の構 成を示すブロック図の一例であり、との図に示すよう に、係数算出回路20,は1つの加算器B,から構成さ れる。αは、前述のように所望のフィルタ特性により定 められるデータであり、図示せぬデータ供給部より供給 され、加算器B₁の減算入力端(-)に供給される。ま た、加算器B』の加算入力端(+)には、数値「1」が

*換すると、 【数2】

※を行うか、あるいは、予めこの指数関数を格納したテー ブル用意をしなければならない。そこで、式(A2)を近 似することを考える。一般に、指数関数exp(x)を 次式のような級数に展開できることは知られている。 【数3】

★すなわち、式(A3)は、

【数4】

·····(A4)

☆ることができる。とれを式(A2)に用いることによっ て、標準z変換による1次LPFの伝達関数Ha(z) は、次式のようになる。

【数5】

····· (A5)

算出回路20,は $\beta = 1 - \alpha$ なる係数 β を算出する。こ れは、式(A5) における z^{-1} の係数が($1-\alpha$) である ためである。なお、この場合、係数算出回路20,は β $=1-\alpha$ となる係数 β を算出することができれば、その 構成は問われない。例えば、係数算出回路20,を減算 器によって構成しても良い。

【0016】したがって、図1に示すような構成にする ととにより、ディジタルフィルタの伝達関数を式(A5) 30 に示すものとすることができる。また、係数exp(- α) は $(1-\alpha)$ と近似されるので、指数関数 exp(-α)の計算結果を予め格納したテーブルを必要とす ることなく、係数算出を行うことができる。この結果、 α (カットオフ周波数 f c) が連続的に変化しても、と の変化に追従して(1-α)を変化させることができる ので、フィルタの特性をリアルタイムに制御させること ができる。

【0017】図3(1)、(2)は各々、式(A5)の伝 **達関数により示されるディジタルフィルタの構成を、図** 1に示すものとは別構成にした例である。 同図(1)の ディジタルフィルタにおいて、その入力信号は加算器A , の加算入力端(+)に供給される。加算器A,の加算 結果は、乗算器Maにおいて係数αが乗算されて、加算 器A、の一方の入力端に供給される。加算器A。の加算 結果は、このディジタルフィルタの出力信号として外部 出力されるとともに、遅延素子z-1の遅延入力端に供給 される。そして、遅延素子z-1の出力信号は、加算器A 。の減算入力端(-)と加算器A。の他方の入力端とに 各々供給されて、帰還される。

供給される。これにより、加算器B1、すなわち、係数 50 【0018】また、同図(2)のディジタルフィルタに

おいて、その入力信号は加算器A。の一方の入力端に供 給される。加算器A、の加算結果は、乗算器M、におい て係数αが乗算されてこのディジタルフィルタの出力信 号として外部出力されるとともに、遅延素子z-1の遅延 入力端に供給される。遅延素子z-1の出力信号は、加算 器A、の加算入力端(+)に供給されるとともに、乗算 器M, において係数αが乗算されて加算器A, の減算入 力端 (-) に供給される。そして、加算器 A, の加算結 果は加算器A。の他方の入力端に帰還される。

【0019】図3(1)および(2)に示すように、デ 10 第二実施例について説明する。まず、式(A3)の2次の ィジタルフィルタを構成することによって、乗算器M。 ~、の乗算係数をいずれもαとすることができ、係数の 計算を簡略化することができる。したがって、αを乗算 係数として乗算器M』、あるいは乗算器M』、M。へ直*

$$e \times p (-\alpha) = 1 - \alpha + \frac{\alpha^2}{2}$$

したがって、この実施例の伝達関数Ha(z)は、次式 のようになる。

Ha (z) =
$$\frac{\alpha}{1 - (1 - \alpha + \frac{\alpha^2}{2}) z^{-1}}$$

【0021】次に、その伝達関数が式(A7)により示さ れるディジタルフィルタの構成について説明する。この 場合、ディジタルフィルタの構成は、図1に示すものと 同じものになるが、係数算出回路20,は図4に示す係 数算出回路20 に置き換わる。図4は、 $\beta = 1 - \alpha +$ $\alpha^2/2$ なる係数 β を算出する係数算出回路20 の一 例である。この図に示すように、係数算出回路20。は 加算器B1、B1と乗算器C1、C1とから構成される。 【0022】まず、αは、加算器B2の減算入力端 (-)、乗算器C、の一方の入力端、および乗算器C。 の他方の入力端に各々供給される。加算器B」の加算入 力端(+)には「1」が供給される。とのため、加算器 B。の加算結果は $(1-\alpha)$ となって、加算器B。の一 方の入力端に供給される。一方、乗算器Cェにおいてα² が演算され、乗算器C。の一方の入力端に供給される。 また、乗算器C2の他方の入力端には、「1/2」が供 給される。とのため、乗算器 C_2 の乗算結果は(α^2 / 2) となって、加算器B,の他方の入力端に供給され 結果($\alpha^2/2$) とを加算して、 $\beta=1-\alpha+\alpha^2/2$

$$Ha(z) = \frac{\alpha}{1 - \frac{2 - \alpha}{2 + \alpha} z^{-1}}$$

となる。この式(B1)に微分の差分近似を施すと、次式 のようになる。

なる係数βを乗算器M, (図1) に供給する。この結

果、とのディジタルフィルタの伝達関数は、式(A7)に★

*接的に供給することによって、フィルタの特性をリアル タイムに制御することができる。

【0020】A-1-2:標準z変換による1次LPF (2次以上の近似)

上述した例では、フィルタ係数(z - 2 の項)の近似を 1 次近似とする場合について説明した。この場合、フィル 夕自身の構成を簡略化することができるが、周波数特性 の再現性が劣ることがある。そこで、フィルタ係数の近 似を2次以上として、周波数特性の再現性を向上させた 項(第3項)までを用い、係数 e x p (-α)を次式の ように近似する。

【数6】

★示すものとなる。なお、この場合、係数算出回路202 は $\beta = 1 - \alpha + \alpha^2 / 2$ となる係数 β を算出することが できれば、その構成は問われない。

【0023】とのような構成を用いることによって、前 述した第一実施例と同様に、係数 e x p (-α)を算出 することが容易になり、 α (カットオフ周波数 f c)が 連続的に変化しても、この変化に追従して係数を変化さ せることができるので、フィルタの特性をリアルタイム 30 に変化させることができる。さらに、第一実施例と比較 して周波数特性の再現性を向上させることができる。以 下同様に、2次以上の近似を行う場合でも、近似された 係数に対応して係数算出回路を乗算器と加算器とから構 成することにより、1次LPFを実現することができ

【0024】A-2-1:双線形変換による1次LPF (1次近似)

上述した実施例では、s-z変換に標準z変換を用いた 例について説明した。次に、s-z変換に双線形変換を る。そして、加算器B。は、加算結果(1-lpha)と乗算 40 用いた第三実施例について説明する。まず、式 (A1) に 双線形変換を施し、zの伝達関数に変換すると、 【数8】

【数9】

Ha (z) =
$$\frac{\alpha / (1 + \alpha)}{1 - \frac{1}{1 + \alpha} z^{-1}}$$

·····(B2)

【0025】さらに、式(B2)を近似することを考え る。一般に1/(1+x)の関数を次式のような級数に*

 $\frac{1}{1+x} = 1 - x + x^2 - \frac{2 \times 8}{3!} x^3 + \cdots$

xの値が十分小さいときには、式(A3)と同様に、式 (B3) の1次の項(第2項)だけを用いて近似すること※

 $\frac{1}{1+x} = 1 - x$

と近似することができる。

[0026] そして、式(A2) の場合と同様に、式(B 2) におけるαが十分小さいとき、すなわち、カットオ フ周波数fcがサンプリング周波数Fsに対して無視で★

$$H a (z) = \frac{\alpha / (1 + \alpha)}{1 - (1 - \alpha) z^{-1}}$$

式 (B5) において、分子の1/(1+α) の項はゲイン を表しているので、省略しても大差はない。とれによ ☆

Ha
$$(z) = \frac{\alpha}{1 - (1 - \alpha) z^{-1}}$$

となり、式 (A5) と同一になる。つまり、双線形変換を 用いた場合でも、ディジタルフィルタの構成は、図1に 示すものと同一になり、この場合の係数算出回路20の 構成も図2に示すものと同一になる。したがって、前述 した第一実施例と同様に、係数の算出が容易になり、 α が連続的に変化しても、この変化に追従して係数を変化 させることができるので、フィルタの特性をリアルタイ◆

$$\frac{1}{1+\alpha} = 1 - \alpha + \alpha^2$$

したがって、との場合の伝達関数Ha(z)は、次式の ようになる。

Ha (z) =
$$\frac{\alpha}{1 - (1 - \alpha + \alpha^2) z^{-1}}$$

【0028】との実施例によるディジタルフィルタの構 成は、図1に示すものと同じものになるが、係数算出回 路20,は図5に示す係数算出回路20。に置き換わ る。図5は、 $\beta = 1 - \alpha + \alpha^2$ なる係数 β を算出する係 数算出回路20,の一例である。との図では、係数算出 回路20, は加算器B4、B5と乗算器C3とから構成さ 40 【0030】以下同様に、双線形変換を用いて2次以上 れる。

【0029】まず、αは、加算器B、の減算入力端 (一)、乗算器C。の一方の入力端、および乗算器C。 の他方の入力端に各々供給される。また、加算器B₄の 加算入力端(+)には「1」が供給される。このため、 加算器B。の加算結果は(1-α)となって、加算器B ,の一方の入力端に供給される。一方、乗算器C』にお いてα²が演算され、加算器B₃の他方の入力端に供給 される。そして、加算器B,は、加算結果($1-\alpha$)と

*展開することができることは知られている。 【数10】

※ができる。すなわち、

【数11】

★きる程に小さいときには、式(B4)より、1/(1+ α) $= 1 - \alpha$ と近似することができる。これを式(B 2) に適用すると、次式を得ることができる。 【数12】

.... (B5)

☆り、式(B5)は 【数13】

◆ムに変化させることができる。

【0027】A-2-2:双線形変換による1次LPF (2次以上の近似)

次に、 $1/(1+\alpha)$ の値を2次近似した第四実施例に ついて説明する。式(B3)の2次の項(第3項)までを 用い、係数 $1/(1+\alpha)$ を次式のように近似する。

【数14】

···· (B7)

*【数15】

·····(B8)

βを乗算器M₁(図Ι) に供給する。この結果、このデ ィジタルフィルタの伝達関数は、式(B8) に示すものと なる。なお、この場合、係数算出回路20, は $\beta=1 \alpha + \alpha^2$ となる係数 β を算出することができれば、その 構成は問われない。

の近似を行った1次LPFを実現することができる。し たがって、前述した第二実施例と同様に、係数を算出す るととが容易になり、αが連続的に変化しても、との変 化に追従して係数を変化させることができるので、フィ ルタの特性をリアルタイムに変化させることができる。 さらに、第三実施例と比較して周波数特性の再現性を向 上させるととができる。

【0031】B:2次LPF

上述した各実施例では簡単な1次LPFについて説明し 乗算結果lpha とを加算して、eta=1-lpha+lpha なる係数 50 た。次に、やや複雑な例として、2次の1PFについて

説明する。周知のように、アナログフィルタを用いた2 次LPFの伝達関数Ha(s)は、次式のようになる。*

> $\alpha^2 q$ $Ha(s) = \frac{-}{s^2 + \alpha q s + \alpha^2}$

この伝達関数Ha(s)にs-z変換を施して、伝達関 数Ha(z)を求める。このs-z変換に、標準z変 換、整合Z変換、および双l次変換を用いた各実施例に ついて各々説明する。

[0032]B-1:標準z変換による2次LPF Ha(z) =

*【数16】

····· (C1)

※まず、s-z変換に標準z変換を用いた第五実施例につ いて説明する。式(C1)に標準z変換を施しzの伝達関 数Ha(z)にすると、

【数17】

$$\frac{2\alpha \operatorname{qexp} (-\alpha \operatorname{q/2}) \operatorname{sin} (\alpha (1-\operatorname{q^2/4})^{1/2}) z^{-1} / (4-\operatorname{q^2})^{1/2}}{1-2\operatorname{exp} (-\alpha \operatorname{q/2}) \cos (\alpha (1-\operatorname{q^2/4})^{1/2}) z^{-1} + \operatorname{exp} (-\alpha \operatorname{q}) z^{-2}}$$

となる。 ととで、 q はレゾナンスを表す。

【0033】次に、式(C2)のz-1の各係数に含まれる 各関数を、級数展開の低次の項のみを用いて近似する。 すなわち、

exp(x) = 1 + xsin(x) = x

····· (A4)

····· (C3)

 $\bigstar \cos(x) = 1 - x^2 / 6$ ····· (C4) を用いてこれら値を式(C2)に代入し、さらに、1/ (4-q1)11を1/2で近似すると、伝達関数Ha (z)は次式のようになる。

【数18】

Ha (z) =
$$\frac{\alpha^2 q (1-\alpha q/2) (1-q^2/4)^{1/2} z^{-1}}{1-2 (1-\alpha q/2) (1-\alpha (1-q^2/4)^{1/2}/6) z^{-1} + (1-\alpha q) z^{-2}}$$

★20

実際には、式 (C5) の分母係数はゲイン項なので、 α^{2} q に置き換えても大差はない(さらに、式(C5)は、 ルートや割り算を級数展開することによって、簡単にす ることができる)。

【0034】次に、伝達関数が式(C5)により示される ディジタルフィルタの構成について説明する。図6は、 とのディジタルフィルタの構成を示すプロック図であ る。この図に示すように、この実施例は2次の直接型 I IRフィルタDF』と係数算出回路2 I とから構成され ている。係数算出回路21は、 α 、q、および数値から 係数β,1~,3を算出し、各々乗算器M,1~,3に供給す る。すなわち、M₁₁の係数β₁₁は式 (C5) の分子におけ る z^{-1} の係数 (ルートは省略)、 M_{12} の係数 β_{12} は同式 の分母における z^{-1} の係数、 M_{11} の係数 β_{11} は同式の分 母における z-2の係数である。そして、乗算器M.1~1, の各々は、入力データに対し係数β11~13を入力データ☆40 【数19】

Ha(z) =

☆に乗算する。なお、この図における係数算出回路21の 構成は一例であり、その構成が式(C5)によるものであ れば、その構成は問われない。

【0035】との実施例のように、s-z変換後の伝達 関数がやや複雑であっても、各係数に様々な近似を施す 30 Cとによって、乗算器M11~11の乗算係数を簡単な乗除 算のみによって行うことができる。したがって、2次し PFのような多少複雑なフィルタであっても、乗算係数 の算出をテーブルを介することなく高速に行うことがで きるので、フィルタの周波数特性をリアルタイムに制御 することができる。

【0036】B-2:整合z変換による2次LPF 次に、s-z変換に整合z変換を用いた第六実施例につ いて説明する。式 (C1) に整合z変換を施しzの伝達関 数にすると、

$$\frac{\alpha^2 q (1+z^{-1})/2}{1-2e \times p (-\alpha q/2) \cos (\alpha (1-q^2/4)^{1/2}) z^{-1}+e \times p (-\alpha q) z^{-2}} \cdots (D1)$$

となる。式(A3) により e x p 関数を、式(C4) により ◆のようになる。 cos関数を各々1次近似すると、式(D1)の分母は次◆ 【数20】 式(D1)の分母=

1+
$$(\alpha q + \alpha^2 (1-q^2/4) - 2) z^{-1} + (1-\alpha q + \alpha^2 q^2/4) z^{-2} \cdots (D2)$$

【0037】次に、この伝達関数のディジタルフィルタ の構成について説明する。図7は、伝達関数の分子が式 (D1) における分子で示され、分母が式(D2)で示され るディジタルフィルタの構成を示すブロック図である。 との図に示すように、との実施例は、2次の直接型II RフィルタDF。と係数算出回路22とにより構成され る。係数算出回路22は、複数の乗算器および加算器か ら構成され、係数 α 、 α 、および数値から係数 β_{21} ~ γ_{22} を演算し、乗算器Mz1~z3に各々供給する。乗算器Mz1 ~M₂,は、各々係数β₂₁~2,1に基づいて入力データを乗 10 【0039】B-3:双1次変換による2次LPF 算する。これら係数β21~23について説明すると、係数 β₂₁は式 (D1) の分子における (1 + z⁻¹) の係数、係 数 β_{22} は式(D2)の分母における($-z^{-1}$)の係数、係 数823は同式の分母における(-z-2)の係数である。*

* これら係数に含まれる1/2や1/4等はビットシフト によって実現することができるので、係数算出回路22 は係数算出を簡単な演算のみで行うことができる。

12

【0038】この実施例でも、第五実施例と同様に、各 係数に様々な近似を施すことによって、乗算器Mz1~23 の係数β22~22を簡単な乗除算のみによって行うことが できるので、係数821~21をテーブルを介することなく 高速に算出することができる。したがって、フィルタの 周波数特性をリアルタイムに制御することができる。

次に、s-z変換に双1次変換を用いた第七実施例につ いて説明する。式(CL)に双1次2変換を施し2の伝達 関数にすると、

Ha (z) =
$$\frac{\alpha^2 q (1 + z^{-1})^2 / (4 + 2\alpha q + \alpha^2)}{1 - \frac{8 + 2\alpha^2}{4 + 2\alpha q + \alpha^2} z^{-1} + \frac{4 - 2\alpha q + \alpha^2}{4 + 2\alpha q + \alpha^2} z^{-2}} \dots (E1)$$

となる。この式の各項に含まれる $1/(4+2\alpha q+\alpha)$ ※似すると、

~)に着目し、これをテイラー展開して1次の項にて近 ※20 【数22】

$$\frac{1}{4+2\alpha + \alpha^2} = 1 - \frac{2\alpha + \alpha^2}{4} \qquad \cdots (E2)$$

となる。これにより、式(E2)は次のような近似式とす ★【数23】 ることができる。

$$Ha(z) = \frac{\alpha^2 q (1+z^{-1})^2 (1-(2\alpha q+\alpha^2)/4)}{1-(8+2\alpha^2) (1-(2\alpha q+\alpha^2)/4) z^{-2}} \cdots (E3) + (4-2\alpha q+\alpha^2) (1-(2\alpha q+\alpha^2)/4) z^{-2}$$

【0040】次に、伝達関数が式(E3)で示されるディ ディジタルフィルタの構成を示すブロック図である。と の図に示すように、この実施例は2次の直接型 I I R フ ィルタDF4と係数算出回路23により構成される。係 数算出回路23は、係数α、q、および各数値から係数 β_{31} ~ $_{33}$ を演算し、各々乗算器 M_{31} ~ M_{33} に供給する。 乗算器M₃₁~M₃₃は、入力データに対して各々係数β₃₁ ~』。を乗算し、乗算係数M』。は入力データに対して係数 「2」を乗算する。とれら係数811~11について説明す ると、係数β₁₁は式(E3)の分子における(1+z⁻¹) 係数、係数β」。は同式の分母における(-z-1)の係数

【0041】この実施例では、第五および第六実施例と 同様に、s-z変換後の伝達関数がやや複雑であって ☆

$$Ha(s) = \frac{s}{s + \alpha}$$

この式 (F1) に標準 Z 変換を施し、Z の伝達関数 H a (z)で表すと、次式のようになる。

Ha (z) =
$$\frac{1-z^{-1}}{1-e \times p \ (-\alpha) \ z^{-1}}$$

☆も、各係数に様々な近似を施すことによって、係数β,1 ジタルフィルタの構成について説明する。図8は、との 30 ~,,を簡単な乗除算のみによって算出することができ る。したがって、乗算係数の算出をテーブルを介するこ となく高速に行うことができ、フィルタの周波数特性を リアルタイムに制御することができる。

> 【0042】上述した各実施例では、ローパスフィルタ について説明したが、同様な手法を他のフィルタ(HP F, BPF, BEFなど) にも用いることができる。そ とで、次に、この手法を用いた1次HPFおよび2次M FP (Mid Frequency Presence) について説明する。 【0043】C:HPF (ハイパスフィルタ)

 2 の係数、係数 $oldsymbol{eta}_{12}$ は同式の分母における($-z^{-1}$)の 4 0 まず、1次 4 PFである第八実施例について説明する。 周知のように、アナログフィルタを用いた1次HPFの 伝達関数 H a (s) は、次式 (F1) のようになる。 【数24】

◆【数25】

この式のexp (-α)を、式(A3)と同様に1次の項 * (F3) は次のようになる。 にて近似して、exp(-α)≒1-αとすると、式 * 【数26】

$$Ha(z) = \frac{1-z^{-1}}{1-(1-\alpha)z^{-1}}$$

·····(F3)

【0044】次に、伝達関数が式(F3)により示される ディジタルフィルタの構成について説明する。 図9の (1)、(2)はこのディジタルフィルタの構成を示す ルタにおいて、その入力信号は加算器H。の加算入力端 (+) に供給される。加算器H₁ の加算結果は、このデ ィジタルフィルタの出力信号として外部出力されるとと もに、乗算器M。において係数αが乗算されて加算器H 、の一方の入力端に供給される。そして、加算器H₂の 加算結果は遅延素子 z - 1 の遅延入力端に供給される。さ らに、遅延素子-1の出力信号は、加算器H1の減算入力 端(-)および加算器H,の他方の入力端に供給され て、帰還される。

おいて、その入力信号は、加算器H。の一方の入力端お よび加算器H,の減算入力端(-)に供給される。さら に、加算器H。の加算結果は遅延素子 z - 1 の遅延入力端 に供給される。遅延素子z-1の出力信号は加算器の他方 の入力端に供給されて、とのディジタルフィルタの入力 信号と加算される。加算器H。の加算結果は、このディ ジタルフィルタの出力信号として外部出力されるととも に、加算器H,の一方の入力端および乗算器M,の入力 端に供給される。乗算器M, はその入力信号を係数αで※

Ha(s) =
$$\frac{s^2 + aqKs + a^2}{s^2 + aqs + a^2}$$

※乗算し、加算器H。の他方の入力端に供給する。そし て、加算器H。の加算結果は、加算器H4の加算入力端 (+) に供給される。

ブロック図の一例である。同図(1)のディジタルフィ 10 【0046】図9(1)あるいは(2)に示すディジタ ルフィルタの伝達関数は、いずれも式(F3)により示さ れ、乗算器M₆あるいはM₇の乗算係数をどちらもαとす るととができる。したがって、係数算出を行う必要がな く、αを乗算係数として直接的に供給することによっ て、フィルタの特性をリアルタイムに制御することがで きる。

【0047】D:2次MFP

次に、他のフィルタの例として第九実施例である2次M FPについて説明する。図10は、一般的な2次MFP 【0045】また、同図(2)のディジタルフィルタに 20 の周波数応答を示す特性図である。この図に示すよう に、K(K>1)はブースト量あるいはカット量を表 ず。また、aはブーストあるいはカットにおける角周波 数である。

Oブースト

ブースト部分に対応するアナログの伝達関数は、次式の ように表すことができる。

[0048]

【数27】

----- (G1)

【0049】そして、式(G1)を整合z変換することに ★【0050】 【数28】 より、次式を得る。 *

 $1-2e \times p \ (-aTqK/2) \cos (aT (1-q^2K^2/4)^{-1/2}) z^{-1}$ <u>+exp</u> (-aTqK) z⁻² $1-2e \times p \ (-a T q/2) \cos (a T (1-q^2/4)^{-1/2}) z^{-1}$ +exp (-aTq) z^{-2} ·····(G2)

【0051】②カット

40☆ [0052]

カット部分に対応するアナログの伝達関数は、次式のよ うに表すことができる。

【数29】

s2+aqs+a2 Ha(s) = s2+acKs+a2

·····(G3)

【0053】同様に、式(G3)を整合z変換することに

[0054] 【数30】

より、次式を得る。

$$H (z) = \frac{16}{1-2e \times p (-aTq/2) \cos (aT (1-q^2/4)^{1/2}) z^{-1}} + e \times p (-aTq) z^{-2} + e \times p (-aTqK/2) \cos (aT (1-q^2K^2/4)^{1/2}) z^{-1} + e \times p (-aTqK) z^{-2} + e \times p (-aTqK) z^{-2}$$
.....(64)

[0055] そして、ブーストとカットとを合わせる * うになる。 [0056] と、すなわち、式(G2)と式(G4)とを合わせると、2 次のMFPにおけるディジタルの伝達関数は、次式のよ米 【数31】

 $1-2e \times p \ (-a T q_N/2) \cos (a T \ (1-q_N^2/4)^{1/2}) z^{-1}$ $+\exp(-aTq_N)z^{-2}$ $1-2e \times p \left(-a T q_D/2\right) cos \left(a T \left(1-q_D^2/4\right)^{1/2}\right) z^{-1}$ \div exp (-aTq_D) z⁻²

·····(G5)

【0057】ここで、ブースト部分の係数を

 $qK = q_{H}$

 $\mathbf{q} = \mathbf{q}_{p}$

に、カット部分の係数を

 $\mathbf{q} = \mathbf{q}_{\mathbf{n}}$

 $q = q_B$

※に、各々置き換える。そして、式 (G5) において、分母 項、分子項は、ともに上述したLPFの同形であるの で、次式のように近似することができる。

[0058]

【数32】 20

$$H(z) = \frac{1-2z^{-1} + (aTq_{N} + a^{2}T^{2}(1-q_{N}^{2}/4))z^{-1}}{+z^{-2} + (-aTq_{N} + a^{2}T^{2}(1-q_{N}^{2}/4)z^{-2}} + \frac{+z^{-2} + (aTq_{D} + a^{2}T^{2}(1-q_{D}^{2}/4))z^{-1}}{+z^{-2} + (-aTq_{D} + a^{2}T^{2}(1-q_{D}^{2}/4)z^{-2}} + \cdots (G6)$$

Ж

【0059】なお、この式の伝達関数で表せられるMF Pフィルタの構成の説明については省略する。

【0060】以下同様に、アナログフィルタの伝達関数 に対しs-z変換を施し、この変換された伝達関数の各 係数を一個以上の多項式によって近似することにより、 様々なフィルタに対処することができる。

【0061】上述した実施例では、係数算出回路20~ 23がいずれもハードウェア(加算器、乗算器等)によ り構成されて、各乗算係数の算出を行うものであった。 次に、ソフトウェアにより乗算係数算出する第十実施例 を電子楽器に応用した場合について説明する。

E-1:電子楽器の構成

まず、この電子楽器の構成について説明する。図Ⅰ1は この電子楽器の構成を示すブロック図である。この図に を行い、バスに接続された各部を制御するCPU(中央 演算処理装置)、2はCPU1によって実行されるプロ グラムや各種データ等を記憶するROM(リードオンリ メモリ)、3はプログラム用のワークエリア等を有し、 各種のデータを一時記憶するRAM(ランダムアクセス メモリ)である。

【0062】4は複数の鍵によって構成される鍵盤であ る。この鍵盤4は、各鍵毎の押離や、押鏈速度等を検出 する機構を有し、押離鍵および押鍵速度に対応した信号 を生成して、鍵盤インターフェイス5に供給する。鍵盤 50 ドTCや、カットオフ周波数fc、fdに対応する情報

インターフェイス5は、鍵盤4から供給された各種信号 に基づいて次に述べるような信号を生成する。すなわ ち、これらの信号は、押鍵に対応する信号キーオンKO N、離鍵に対応する信号キーオフKOFF、押鍵に対応 30 した音高を表す情報キーコードKC、押鍵速度に対応す る情報イニシャルタッチIT等である。

【0063】6は各種設定を行うためのスイッチ等から 構成された操作パネルである。操作パネル6では、出力 すべき楽音の音色(ピアノ音や、オルガン音、ヴァイオ リン音等)の選択や、フィルタ時変動処理をするか否か の設定、さらに、該処理行う場合にフィルタ特性の基準 となるカットオフ周波数fc、および目標となるカット オフ周波数 f d 等の設定が行われる。このフィルタ処理 とは、図12に示すように、出力すべき楽音のカットオ おいて、1は制御プログラムに基づき各種演算や処理等 40 フ周波数を押鍵時から時間変化させるものであり、fc は押鍵直後のカットオフ周波数、fdは最終的なカット オフ周波数を各々示す。これらカットオフ周波数 f d お よび f c はチャンネル毎に設定される。このような操作 パネル6の設定情報は、パネルインターフェイス7に供 給される。

> 【0064】パネルインターフェイス7は、操作パネル から供給された設定情報から、楽音信号の形成に必要な 情報を生成して、バスに供給する。すなわち、これらの 情報は、選択された音色に対応する情報を表す音色コー

等である。8は時分割にて複数(第0~第15)チャン ネルで動作する楽音合成回路部であり、各々のチャンネ ルは、前述の楽音信号の形成に必要な情報、すなわち、 キーコードKC、音色コードTC、イニシャルタッチI T等の情報に基づく楽音信号を生成し、フィルタ部9に 供給する。フィルタ部9は、その伝達関数が式(A7)に 示すものであり、各チャンネルの楽音信号に対して、係 数αおよびβに基づくフィルタ処理を時分割かつリアル タイムにて行う。10はD/A変換器や増幅器等から構 成されるサウンドシステムであり、この出力信号はスピ 10 ーカ11を介して電子楽器の楽音として出力される。

[0065] E-2:電子楽器の動作

次に、上述した構成による実施例の動作について、図1 3~図16を参照して説明する。なお、との動作説明で は、CPU1にて実行される各ルーチン毎に分けて説明 する。

【0066】E-2-1:メインルーチンの動作 はじめに、この電子楽器に電源が投入されると、CPU 1は図13に示すメインルーチンの実行を開始し、該ル ーチンのステップSalを実行する。ステップSalに 20 おいてCPU1は、初期化処理を行って、RAM3内の 各種レジスタのゼロリセットや、また、周辺回路の各種 変数に初期設定値の書き込み等を行う。この初期化処理 後、フローはステップSa2に進む。ステップSa2に おいてCPU1は、鍵盤4の各鍵を走査してこの押離鍵 状態を検出し、次のステップSa3に進む。

【0067】ステップSa3において、CPU1は鍵盤 4から鍵イベント(状態変化)の有無を判別する。とこ で、押鍵等の鍵イベントが検出されると、判別結果が 「YES」となり、次のステップSa4へ進む一方、鍵 30 ントに対応した楽音信号を生成するように指示動作す イベントが検出されない場合には、ここでの判別結果は 「NO」となり、後述するステップSa8へ進む。ステ ップSa4においてCPU1は、鍵イベントの状態(K ONあるいはKOFF)をレジスタKEVに、キーコー ドKCをレジスタKCに、そしてイニシャルタッチIT をレジスタITに、各々の検出状態に対応した値を各レ ジスタに設定して、フローをステップSa5へ進める。 【0068】次に、ステップSa5においてCPU1 は、レジスタKEVの内容がキーオンイベントKONに 対応するものであるか否かを判別する。つまり、鍵イベ 40 ントが押鍵に対応するものであるか否かが判別される。 ここで、レジスタKEVの内容がキーオンイベントKO Nである場合には、判別結果が「YES」となり、ステ ップSagに進んでキーオン(発音)処理が行われる一 方、レジスタKEVの内容がキーオフイベントKOFF である場合には、判別結果が「NO」となり、ステップ Sa7に進んでキーオフ(消音)処理が行われる。な お、これらキーオン/キーオフ処理の詳細については後 述する。そして、これら処理が終了すると、フローはス テップSa8に進む。

【0069】ステップSa8においてCPU1は操作バ ネル6の各スイッチを走査して、これらスイッチによる 設定状態を検出し、フローをステップSa9へ進める。 ステップSagでは、この設定状態からCPUlはパネ ルイベントの有無を判別する。ここで、パネルイベント が検出されると、判別結果が「YES」となり、次のス テップSaloへ進む一方、パネルイベントが検出され ない場合には、ととでの判別結果は「NO」となり、後 述するステップSa13へ進む。

【0070】さらに、ステップSal0において、CP U1はステップSa9にて検出されたパネルイベントが フィルタバラメータの操作であるか否かの判別を行う。 パネルイベントがフィルタパラメータの操作である場合 には、判別結果が「YES」となり、次のステップSa 11に進み、CPU1は、RAM3内のレジスタにフィ ルタパラメータの設定値を書き込んで、ステップSal **3に進む。一方、パネルイベントがフィルタパラメータ** の操作でない場合には、判別結果が「NO」となり、ス テップSa12に進み、CPU1は、RAM3内のレジ スタに操作パネル4の設定値、例えば、音色の設定値や 効果の設定値を書き込んで、ステップSa13に進む。 【0071】次に、ステップSa13において、CPU 1はフィルタ時変動処理を行う。この処理は、楽音合成 回路部8の各チャンネルにより生成された楽音信号に対 してフィルタ部9の各係数等を設定するもので、詳細に ついては後述する。該処理完了後には前述したステップ Sa2に戻り、電源が切断されるまでステップSa2~ ステップSa13の一連の処理が繰り返し実行される。 とのように、メインルーチンでは、CPU1が各種イベ

【0072】E-2-2:キーオン処理ルーチンの動作 CPU1は、そのフローが前述したステップSa6に進 むと、図14に示すキーオン処理ルーチンを実行し、該 ルーチンをステップSb1 に進める。とのルーチンで は、大別すると次の処理がなされる。すなわち、楽音信 号を生成させるチャンネルが割り当てられ、該チャンネ ルの状態が設定される。とのチャンネルに各情報が供給 されて、楽音信号の生成が開始される。さらに、フィル タ特性に関する情報がフィルタ部9に供給される。以 下、とれらについて説明する。

【0073】まず、ステップSb1に進むと、CPU1 は、楽音合成回路部8の割当可能な空きチャンネルを第 0チャンネルから第15チャンネルまで順次サーチし、 ステップSb2に進む。ととで、空きチャンネルとは、 発音待機の状態となっているものを指している。ステッ プSb2においてCPU1は、ステップSb1において 空きチャンネルがサーチされたか否かを判別する。空き チャンネルがサーチされた場合には、この判別結果が 50 「YES」となり、後述のステップSb4に進む一方、

空きチャンネルがサーチされない場合、すなわち、第0 ~15チャンネルの全てが何らかの形で発音中の場合、 判別結果が「NO」となり、ステップSb3に進む。 【0074】ステップSb3では、CPU1はエンベロ ープ波形の振幅が最も小さい発音チャンネル、すなわ ち、最も減衰が進んでいるチャンネルを選択し、これを 強制的に発音停止させて「空きチャンネル」とするトラ ンケート処理を実行し、次のステップSb4を実行す る。

【0075】次に、ステップSb4においてCPU1 は、上述したステップSb2において検出された空きチ ャンネルの番号、またはステップSb3のトランケート 処理による空きチャンネルの番号をレジスタCHに書き 込み、ステップSb5へ進む。ステップSb5において CPU1は、レジスタCHに書き込まれた番号に該当す る楽音合成回路部8の各チャンネルに対して、キーコー ドKC、音色コードTC、およびキーオン信号KONを 出力する。とれにより、該当するチャンネルは、とれら 情報に基づいた楽音信号を生成して、CPU1の処理は ステップSb6に進む。

【0076】次に、ステップSb6においてCPU1 は、フラグFEの値が「1」であるか否かを判別する。 ととで、フラグFEは、後述するフィルタ時変動処理を 行うか否かによってその値が変化するものであり、値が 「1」の場合に該処理が行われる。また、フィルタ時変 動処理を行うか否かの設定は、図11における操作バネ ル6によって行われる。フラグFEの値が「1」である 場合には、判別結果が「YES」となり、処理手順はス テップSb7に進む一方、フラグFEの値が「1」でな い場合には、判別結果が「NO」となり、このキーオン 30 処理ルーチンは終了し、前述のメインルーチンにおける ステップSa8に戻る。

【0077】次に、CPU1は、ステップSb7におい

て対応するチャンネルのフィルタ時変動処理要求フラグ

FM[CH]の値を「1」にセットし、引き続き、ステッ プSb8において、基準となるカットオフ周波数fcを キーコードKCによりスケーリングしたものをレジスタ FC[CH]にセットし、さらに、ステップSb9におい て、目標となるカットオフ周波数 f d をキーコードKC によりスケーリングしたものをレジスタFD[CH]にセ 40 ットして、このキーオン処理ルーチンを終了させる。 【0078】E-2-3:キーオフ処理ルーチンの動作 CPUIは、その処理が前述したステップSa7(図1 3参照)に進むと、図15に示すキーオフ処理ルーチン を実行し、該ルーチンのステップSc1に処理を進め る。ステップSclにおいてCPUlは、キーオン処理 時に割り当てられたチャンネルが発音中か否かを判別す る。発音中であれば、判別結果が「YES」となり、次 のステップSc2に進む一方、発音中でなければ、トラ ンケート処理等によって強制的に消音されたことを示す 50 スタFDの値をレジスタFCの値としてセットし、引き

ので、このキーオフ処理ルーチンを終了させる。

【0079】次に、CPU1は、ステップSc2におい て該チャンネルにキーオフKOFF信号を供給して楽音 信号の生成を停止(消音)させ、引き続き、ステップS c3において、該チャンネルのフィルタ時変動処理要求 フラグFM[CH]をOにセットし、このキーオフ処理ル ーチンを終了させて、メインルーチン(図13参照)に おけるステップSa8に戻る。

20

【0080】E-2-4:フィルタ時変動処理ルーチン の動作

CPU1は、その処理が前述したステップSa13(図 13参照)に進むと、図16に示すフィルタ時変動処理 ルーチンを実行し、該ルーチンのステップSdlに処理 を進める。とのフィルタ時変動処理ルーチンでは、ま ず、フラグFEの値が「1」であるか否かの判別が行わ れ、次に、第0~第15までの各々のチャンネルに対し て、フィルタ時変動処理要求フラグFM[CH]の値が判 別され、さらに、このフラグFEが「1」であるチャン ネルに対して、各々フィルタ時変動処理が行われる。

【0081】まず、ステップSd1においてCPU1 は、フラグFEの値が「1」であるか否か、すなわち、 フィルタ時変動処理を行うか否かを判別する。フラグF Eの値が「1」である場合には、判別結果が「YES」 となり、フィルタ時変動処理を行うとみなして、ステッ プSd2に進む一方、フラグFEの値が「1」でない場 合には、判別結果が「NO」となり、フィルタ時変動処 理を行わないものとみなして、このフィルタ時変動処理 ルーチンを終了させる。

【0082】次に、CPUIは、ステップSd2におい て、レジスタCHの値を「O」にセットし、引き続き、 ステップSd3において、レジスタCHの値に対応する チャンネルのフィルタ時変動処理要求フラグFM[CH] の値が「1」であるか否かを判別する。このフラグFM の値が「1」である場合には、判別結果が「YES」と なり、次のステップSd4に進む一方、フラグFMの値 が「1」でない場合には、判別結果が「NO」となり、 後述するステップSd 1 1 に進む。

【0083】ステップSd4においてCPU1は、レジ スタFDの値とレジスタFCの値との差に係数Kを乗 じ、さらに、レジスタFCの値を加算したものを、レジ スタFCの新たな値としてセットし、ステップSd5に 進む。ステップSd5においてCPU1は、レジスタF Dの値とレジスタFCの値との差が一定値C以下である か否かを判別する。との差が一定値C以下である場合に は、判別結果が「YES」となり、次のステップSd6 に進む一方、この差が一定値C以下でない場合には、判 別結果が「NO」となり、後述のステップSd8に進

【0084】ステップSd6においてCPUIは、レジ

続き、ステップSd7において、レジスタCHの値に対応するチャンネルのフィルタ時変動処理要求フラグFM [CH]の値を「0」にセットし、ステップSd8に進む。

【0085】ステップSd8においてCPU1は、レジスタFCの値に 2π /Fs(Fsはサンプリング周波数を表す)を乗じたものを係数 α としてセットし、ステップSd9に進む。さらに、ステップSd9においてCPU1は($1-\alpha+\alpha^2$ /2)の値を係数 β としてセットし、ステップSd10に進む。ステップSd10におい 10てCPU1は、係数 α および係数 β をフィルタ部9に供給する。これにより、フィルタ部4は、レジスタCHの値に対応するチャンネルの楽音信号に対して係数 α および係数 β に基づくフィルタ時変動処理を行う。

【0086】次に、ステップSdllにおいてCPU1 は、次のチャンネルに対してフィルタ時変動処理をすべ **くレジスタCHの値を1インクリメントして、ステップ** Sd12に進む。ステップSd12においてCPU1 は、レジスタCHの値が楽音合成回路部8における最大 チャンネル数CHMAXの値を越えたか否かを判別す る。レジスタCHの値が最大チャンネル数CHMAXを 越えた場合、すなわち、第0~第15チャンネルのすべ てに対しステップSd3~Sd11の処理がなされた場 合には、この判別結果が「YES」となり、CPU1は とのフィルタ時変動処理ルーチンを終了させる。一方、 レジスタCHの値が最大チャンネル数CHMAXを越え ない場合、すなわち、第0~第15チャンネルのすべて に対しステップSd3~Sd11の処理がなされていな い場合には、判別結果が「NO」となり、前述したステ ップSd3に再び戻る。このようにして、上述した動作 30 を第0~第15までの各々のチャンネルに対して繰り返 した後に、処理は前述のメインルーチンにおけるステッ プSa2に戻る。

【0087】この実施例によれば、s-z変換直後の伝達関数の係数計算が複雑であっても、この計算式を簡単な乗除算にて近似することによって、ソフトウェアによるCPU1の計算によってフィルタ係数α、βを容易に算出することができる。したがって、押鍵直後の楽音信号におけるカットオフ周波数fcを、目標値である最終的なカットオフ周波数fdへとリアルタイムに変化させ 40ることができる。

[8800]

【発明の効果】以上説明したとの発明によれば、フィル

タの特性と非線形な関係にある係数を、一個以上の多項 式に近似して演算することによって、複雑な関数計算を

式に近似して演算することによって、複雑な関数計算を 行う必要のない、また、予め非線形関数を格納したテー ブルを用意して置く必要のないディジタルフィルタを提 供することができる。

22

【図面の簡単な説明】

【図1】 この発明による第一実施例の構成を示すブロック図である。

【図2】 $\beta = 1 - \alpha$ である係数算出回路 201 の構成を示すブロック図の一例である。

【図3】 伝達関数が式(A5)により示されるディジタルフィルタの構成を示すブロック図の一例である。

【図4】 $\beta = 1 - \alpha + \alpha^2 / 2$ である係数算出回路20, の構成を示すブロック図の一例である。

【図5】 $\beta = 1 - \alpha + \alpha^2$ である係数算出回路20。 の構成を示すブロック図の一例である。

【図6】 伝達関数が式(C5)により示されるディジタルフィルタの構成を示すブロック図である。

【図7】 伝達関数の分子が式(D1)の分子により示され、伝達関数の分母が式(D2)により示されるディジタルフィルタの構成を示すブロック図である。

【図8】 伝達関数が式(E3)により示されるディジタルフィルタの構成を示すブロック図である。

【図9】 伝達関数が式(F3)により示されるディジタルフィルタの構成を示すブロック図の一例である。

【図10】 一般的な2次MFPの周波数応答を示す特性図である。

【図11】 第九実施例である電子楽器の構成を示すブロック図である。

30 【図12】 フィルタ時変動処理による周波数特性の変化を示す説明図である。

【図13】 電子楽器のメインルーチンの動作を示すフローチャートである。

【図14】 同実施例におけるキーオン処理ルーチンの 動作を示すフローチャートである。


【図15】 同実施例におけるキーオフ処理ルーチンの動作を示すフローチャートである。

【図16】 同実施例におけるフィルタ時変動処理ルーチンの動作を示すフローチャートである。


40 【符号の説明】

A、H……加算器、M……乗算器、z⁻¹……遅延素子、20~23……係数算出回路


【図1】




[図2]




[図3]







【図10】




[図12]




 $\alpha = 1 - \alpha + \frac{\alpha^2}{2}$ $C_1 \qquad C_2$ $C_1 \qquad C_2$






【図6】




[図7]




伝達関数H a(z) = $\frac{\beta_{21} (1+z^{-1})}{1-\beta_{22} z^{-1}-\beta_{23} z^{-2}}$

[図11]





[図8]



伝達関数H a (z) =
$$\frac{\beta_{31} (1 + z^{-1})^2}{1 - \beta_{32} z^{-1} - \beta_{33} z^{-2}}$$


[図9]






÷

[図13]




ź.

[図14]



[図16]



ć.